高通通过近存计算缩短数据传输距离，提升内存带宽与能效。

高通今日宣布，其高带宽计算（High Bandwidth Compute，HBC）内存架构已完成初步验证。这项技术将成为高通下一代Dragonfly数据中心AI加速器的重要组成部分。其核心设计是由高通及制造合作伙伴将多层DRAM堆叠在一颗小型计算芯片上方，让内存更加靠近实际访问数据的计算单元，从而利用缩短硬件距离带来的能效和成本优势。

此次技术验证意味着HBC距离商业化应用又近了一步。相关产品预计将于明年开始送样。高通目前已经确认，这项技术能够正常运行，其能效和内存带宽表现也基本达到预期。接下来，公司将推动HBC进入量产阶段，同时持续向客户和投资者披露Dragonfly AI250加速器及其后续产品的研发进展。

高通HBC：通过近存计算减少数据搬运

高通首次在2026年投资者日上公布HBC技术。这是一项由高通主导开发的新技术，希望通过引入近存计算，在内存容量、性能和制造成本之间实现更好的平衡，并同时改善这三个方面的表现。

从技术原理来看，HBC是对HBM及其他堆叠式内存技术的进一步改进。传统HBM将多层DRAM芯片堆叠在一颗基底芯片上，再通过超宽内存总线与主处理器连接。HBC则希望进一步简化这一结构，直接在DRAM堆栈底部放置一颗小型计算芯片。

从设计原理来看，将内存堆叠在计算芯片上方有多方面优势，其中最明显的是能效。数据传输本身需要消耗能源，传输的数据量越大、距离越远，消耗的能源也越多。通过将内存直接放置在计算芯片上方，HBC可以进一步缩短数据传输距离，甚至省去HBM与计算芯片之间那段相对较短的连接距离，更不用说传统外置LPDDR5X所涉及的数据传输路径。由此节省的能源可以重新分配给芯片本身，用于提升性能；也可以在相同的功耗预算下，让更多芯片组合在一起协同工作。

HBC底部的计算芯片本身并不是一颗完整的处理器。高通的设计思路是，将对内存带宽要求最高的计算任务放在这颗芯片上执行，再将计算结果传递给处理器中央的主计算芯片，尽可能缩短内存与计算硬件之间的距离。

除了能效，高通也希望通过HBC降低制造成本。由于HBM采用超宽内存总线，因此需要借助CoWoS或EMIB等先进封装技术，将HBM堆栈与计算芯片及内存控制器连接起来。而HBC将大部分计算任务转移到底部的计算芯片后，底部计算芯片与封装中其他位置的主处理器芯片之间，只需要较低的连接带宽。因此，这部分连接可以采用成本更低的技术，例如传统的二维有机基板。

不过，HBC并没有完全消除制造工艺的复杂性。与HBM类似，它仍然需要使用硅通孔（TSV）等技术，将多层DRAM芯片（高通采用的是晶圆）键合到另一颗芯片上，而这本身就是一项具有较高技术难度的工艺。这意味着复杂的制造工艺仍然存在，只是HBC将原本同时涉及内存堆叠和高速芯片互连的复杂制造环节，更多地集中到了内存堆叠本身。

最后，高通还希望在内存带宽和容量之间实现更好的平衡。值得注意的是，HBC采用的是LPDDR5X DRAM芯片，而非HBM使用的薄型高性能DRAM芯片。目前，高通尚未公布HBC最终产品的具体性能参数，但预计单个HBC内存堆栈的容量有望超过当前HBM4产品能够实现的水平。

高通的核心观点是，与HBM、片上SRAM以及封装外LPDDR等其他内存架构相比，HBC能够提供更加均衡的整体方案。当然，HBC与这些技术相比也各有优劣。但按照高通的说法，HBC能够提供远高于外置LPDDR、接近HBM的内存带宽，同时避免片上SRAM在容量方面的限制，也能够降低后两种方案中较高的制造成本。

最终，高通希望借助HBC，为AI推理打造更合适的芯片，在满足推理任务对内存带宽和容量需求的同时，减少现有内存技术带来的限制。

HBC验证：两层堆叠样品的每瓦带宽超过HBM4五倍

具体来看此次验证过程，高通将一套早期HBC样品堆栈连接到测试设备，在位于圣迭戈的实验室完成了初步测试。

虽然测试设备本身看起来并没有什么特别之处，但设备内部连接的芯片，对高通的数据中心业务规划具有重要意义。

需要说明的是，此次参与测试的HBC早期样品只有两层DRAM芯片，而正式出货的产品将采用四层DRAM。因此，高通目前还没有完成完整堆叠规模下的测试。

在验证方法方面，高通使用自动化测试设备对HBC测试堆栈进行测量，分别将其作为LPDDR5X设备和HBC设备进行测试，以比较两种方案的表现。

此次验证成功后，高通主要得出了三项结论。首先，HBC技术已经实现了预期功能，证明这一架构在实际硅片上能够正常工作。其次，在性能方面，根据高通自己的规格数据，HBC的能效超过HBM4五倍。这里的能效采用每瓦带宽（Bandwidth per Watt）作为衡量指标，即单位功耗能够提供的内存带宽。最后，虽然高通没有公布具体的带宽数值，但将此次测得的有效内存带宽归类为外置LPDDR5X方案的18倍以上。

值得注意的是，能效方面的测试结果略低于高通最初的预期。高通此前希望HBC的能效能够达到HBM的6倍，此次验证结果则超过5倍。不过，如果这一表现能够延续到完整产品中，仍然意味着能效获得了明显改善。

根据高通的介绍，此次验证还包括对产品热特性的测试，但公司没有进一步披露具体细节。目前，高通在这一问题上公布的信息仍然有限。不过，散热确实是HBC需要解决的重要技术难题之一。由于堆叠式内存架构将计算芯片放在底部基底位置，而这颗芯片承担着更多计算任务，预计其产生的热量也会相应增加，如何控制整个堆叠结构的温度，将是后续产品开发的重要环节。

结语

完成HBC初步验证后，高通正准备推动这项技术进入下一阶段的商业化进程，首先搭载HBC的产品将是Dragonfly AI250加速器。AI250是Dragonfly AI200的后续产品，AI200预计将于今年推出。AI250则是首款集成HBC技术的产品，这项技术也将成为高通后续AI加速器的重要组成部分。目前，AI250尚未公布具体上市日期，但根据高通的说法，预计将于明年上半年开始送样。这一时间安排可能意味着高通的产品推进计划有所提前。

如果HBC后续进展顺利，这项技术的应用范围也不会局限于Dragonfly AI加速器。高通此前已经表示，未来还计划将HBC引入面向消费市场的Snapdragon骁龙产品，不过目前尚未公布具体的产品型号和推出时间。

归根结底，HBC希望为高通带来更高的能效和更低的总体拥有成本（TCO）。如果这项技术能够顺利落地，高通预计将能够推出能效更高、制造成本更低的AI推理加速器。对于大规模AI推理业务而言，这也意味着其芯片在购置和运营成本方面，都有望比当前的GPU方案更具竞争力。随着高通逐步推进Dragonfly AI250的送样工作，HBC技术的实际表现将在未来一段时间内得到进一步检验。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。